【AMD】“Next Horizon”で7nmの“Zen 2”と“Vega 20”の詳細を発表
“Zen 1”では128-bit幅のレジスタを用い、SIMD命令を実行していた。この場合256-bit幅のAVX 2命令を実行する場合はスループットが1/2となっていた。
“Zen 2”ではそれぞれのコアのSIMDレジスタが256-bitに強化される。“Zen 2”の浮動小数点演算ユニットは2基の256-bit浮動小数点加算ユニットと2基の浮動小数点乗算ユニットを有し、おそらく2つの積和算を同時に実行できるものと推測される。
というわけでAVX2が伸びないのはこれが原因だったんですね、なんかアーキテクチャに問題があるだろ、とは思っていましたがそんな単純な理由だったとは知らなんだ。
0 件のコメント:
コメントを投稿